|
enum | ubx_msg_id_cfg {
UBX_MSG_ID_CFG_PRT = 0x00
, UBX_MSG_ID_CFG_MSG = 0x01
, UBX_MSG_ID_CFG_RST = 0x04
, UBX_MSG_ID_CFG_RATE = 0x08
,
UBX_MSG_ID_CFG_CFG = 0x09
, UBX_MSG_ID_CFG_NAV5 = 0x24
, UBX_MSG_ID_CFG_GNSS = 0x3E
, UBX_MSG_ID_CFG_DCDC_BURN = 0x41
,
UBX_MSG_ID_CFG_VALSET = 0x8a
, UBX_MSG_ID_CFG_VALGET = 0x8b
, UBX_MSG_ID_CFG_VALDEL = 0x8c
} |
|
enum | ubx_msg_cfg_prt_ports { UBX_MSG_CFG_PRT_PORT_ID_I2C = 0
, UBX_MSG_CFG_PRT_PORT_ID_USB = 3
, UBX_MSG_CFG_PRT_PORT_ID_SPI = 4
} |
|
enum | ubx_msg_cfg_prt_proto_mask { UBX_MSG_CFG_PRT_PROTO_MASK_UBX = BIT(0)
, UBX_MSG_CFG_PRT_PROTO_MASK_NMEA = BIT(1)
, UBX_MSG_CFG_PRT_PROTO_MASK_RTCM2 = BIT(2)
, UBX_MSG_CFG_PRT_PROTO_MASK_RTCM3 = BIT(5)
} |
|
enum | ubx_msg_cfg_prt_tx_ready { UBX_MSG_CFG_PRT_TX_READY_EN = BIT(0)
, UBX_MSG_CFG_PRT_TX_READY_POL_ACTIVE_HIGH = 0
, UBX_MSG_CFG_PRT_TX_READY_POL_ACTIVE_LOW = BIT(1)
} |
|
enum | ubx_msg_cfg_prt_spi_mode { UBX_MSG_CFG_PRT_SPI_MODE_0 = (0 << 1)
, UBX_MSG_CFG_PRT_SPI_MODE_1 = (1 << 1)
, UBX_MSG_CFG_PRT_SPI_MODE_2 = (2 << 1)
, UBX_MSG_CFG_PRT_SPI_MODE_3 = (3 << 1)
} |
|
enum | ubx_msg_cfg_prt_spi_flags { UBX_MSG_CFG_PRT_SPI_EXTENDED_TIMEOUT = BIT(1)
} |
|
enum | ubx_msg_cfg_rate_time_ref {
UBX_MSG_CFG_RATE_TIME_REF_UTC = 0
, UBX_MSG_CFG_RATE_TIME_REF_GPS = 1
, UBX_MSG_CFG_RATE_TIME_REF_GLONASS = 2
, UBX_MSG_CFG_RATE_TIME_REF_BEIDOU = 3
,
UBX_MSG_CFG_RATE_TIME_REF_GALILEO = 4
, UBX_MSG_CFG_RATE_TIME_REF_NAVIC = 5
} |
|
enum | ubx_msg_cfg_rst_bbr_mask { UBX_MSG_CFG_RST_BBR_HOT_START = 0x0000
, UBX_MSG_CFG_RST_BBR_WARM_START = 0x0001
, UBX_MSG_CFG_RST_BBR_COLD_START = 0xFFFF
} |
|
enum | ubx_msg_cfg_rst_mode { UBX_MSG_CFG_RST_MODE_HARDWARE = 0x0000
} |
|
enum | ubx_msg_cfg_cfg_mask {
UBX_MSG_CFG_CFG_MASK_IO_PORT = BIT(0)
, UBX_MSG_CFG_CFG_MASK_MSG_CONF = BIT(1)
, UBX_MSG_CFG_CFG_MASK_INF_MSG = BIT(2)
, UBX_MSG_CFG_CFG_MASK_NAV_CONF = BIT(3)
,
UBX_MSG_CFG_CFG_MASK_RXM_CONF = BIT(4)
, UBX_MSG_CFG_CFG_MASK_SEN_CONF = BIT(8)
, UBX_MSG_CFG_CFG_MASK_RINV_CONF = BIT(9)
, UBX_MSG_CFG_CFG_MASK_ANT_CONF = BIT(10)
,
UBX_MSG_CFG_CFG_MASK_LOG_CONF = BIT(11)
, UBX_MSG_CFG_CFG_MASK_FTS_CONF = BIT(12)
} |
|
enum | ubx_msg_cfg_cfg_device { UBX_MSG_CFG_CFG_DEVICE_BBR = BIT(0)
, UBX_MSG_CFG_CFG_DEVICE_FLASH = BIT(1)
, UBX_MSG_CFG_CFG_DEVICE_EEPROM = BIT(2)
, UBX_MSG_CFG_CFG_DEVICE_SPI_FLASH = BIT(4)
} |
|
enum | ubx_msg_cfg_gnss_flags { UBX_MSG_CFG_GNSS_FLAGS_ENABLED = BIT(0)
} |
|
enum | ubx_msg_cfg_valset_layers { UBX_MSG_CFG_VALSET_LAYERS_RAM = BIT(0)
, UBX_MSG_CFG_VALSET_LAYERS_BBR = BIT(1)
, UBX_MSG_CFG_VALSET_LAYERS_FLASH = BIT(2)
} |
|
enum | ubx_msg_cfg_valset_transaction { UBX_MSG_CFG_VALSET_TRANSACTION_NONE = 0
, UBX_MSG_CFG_VALSET_TRANSACTION_START = 1
, UBX_MSG_CFG_VALSET_TRANSACTION_ONGOING = 2
, UBX_MSG_CFG_VALSET_TRANSACTION_APPLY = 3
} |
|
enum | ubx_msg_cfg_valget_layer { UBX_MSG_CFG_VALGET_LAYER_RAM = 0
, UBX_MSG_CFG_VALGET_LAYER_BBR = 1
, UBX_MSG_CFG_VALGET_LAYER_FLASH = 2
, UBX_MSG_CFG_VALGET_LAYER_DEFAULT = 7
} |
|